Konsep = Half Adder adalah sekumpulan rangkaian logika yang berfungsi untuk melakukan perhitungan penjumlahan dari 2 bilangan biner. Full A...
Read More
(Verilog) Rangkaian Multiplexer
module mux2bit( muxinput, muxinputwo, select, muxout ); input muxinput,muxinputwo,select; output muxout; re...
Read More
(verilog) Rangkaian Parity
Konsep = Parity bit yaitu rangkaian logika yang berfungsi untuk mendeteksi error pada data yang nantinya data tersebut ak...
Read More
(Verilog) Rangkaian Counter
konsep = rangkaian counter bisa disebut juga dengan rangkaian sekuensial dengan tujuan untuk menghitung jumlah pulsa yang ma...
Read More
D Flip Flop menggunakan Verilog
Contoh DFF Menggunakan Verilog Konsep = Data Flip Flop adalah rangkaian logika dalam sebuah memori penyimpa...
Read More
rangkaian encoder & decoder menggunakan verilog
Encoder Encoder adalah suatu perangkat & rangkaian logika yang berfungsi untuk mengkonversikan sinyal desimal menjadi biner Decoder...
Read More
Langganan:
Komentar (Atom)